找答案
首页
【简答题】
设计一个同步时序逻辑电路，当输入信号X=0时，按二进制规律递增计数：当输入信号X=1时，按循环码计数，其状态转换图如图(a)所示。要求用两个如图(b)所示的JK触发器及若干与或非门实现，且电路最简。
参考答案：
登录免费查看参考答案
参考解析：
登录免费查看参考解析
知识点：
登录免费查看知识点
答题技巧：
登录免费查看答题技巧
被用于：
暂无被用于
刷刷题刷刷变学霸
相关题目：
【单选题】同步RS触发器中,满足什么条件时,输出信号由输入信号决定 ( )
【简答题】组合逻辑电路的特点是 。
【判断题】所有触发器都是时序逻辑电路。
【判断题】时序逻辑电路的特点是：电路任一时刻的输出状态与同一时刻的输入信号有关，与原有状态没有任何的联系。
【判断题】逻辑电路中的“与门”和“或门”是相对的。即正“与门”就是负“或门”，正“或门”就是负“与门”。
【简答题】捣固车程控输入信号分几种？
【单选题】组合逻辑电路中的冒险是由于 引起的。
【单选题】对于输入信号有8个的编码器，其输出信号是（）位
【简答题】用卡诺图将下列函数化简为最简与或式和与非式,并分别用与门、或门和与非门实现:(只做(2)(3)(5)) 7. 再将6(2)(3)(5)化简成或与式和或非式,并用相应门实现 8. 将6(2)(3)(5)化简成与或非式,并用与或非门实现
【单选题】不属于CMOS逻辑电路优点的提法是（）。
刷刷题刷刷变学霸